瀏覽單個文章
艾克萊爾
Golden Member
 
艾克萊爾的大頭照
 

加入日期: Aug 2004
您的住址: 「 」
文章: 2,517
引用:
作者alience
L2 cache看起來小應該是65nm縮小電晶體的關係吧@@
90nm的Rev.F x2 die size是220平方釐米
2x1MB的L2 cache只有77平方釐米
至於dedicated或是shared
dedicated應該是好做,balance不佳,
shared反而複雜,但balance佳
可是到4core或是更多core時share應該會出現L2頻寬上的瓶頸
因為L2頻寬也是share
除非L2頻寬一直加上去
且4core以上要做share cache的control unit應該比dedicated複雜多了
看不出AMD浪費在哪裡


之前AMD不是才得到某項技術授權,可以把快取在同容量下縮至1/5大小嗎?
希望有用上~
舊 2006-05-17, 06:15 PM #10
回應時引用此文章
艾克萊爾離線中