引用:
|
作者superscalar
先簡單假設VRef 沒ripple
或是有固定 signature 的ripple
DAC 沒那麼耗電 對於供電的電路研究也不少
所以先這樣假設應該還可以
我沒管那邊是因為
現在還有在吵的還包括APE -> optical/USB -> DAC
這種情形
所以我第一會希望了解的是input jitter 對 standard DAC circuit output 的影響
解碼部分的耗電也沒多高
|
如果是這種東西，大概只有晶片設計者會知道到底 DAC 端輸入的不完美對輸出會有怎樣的影響了，這樣的資訊應由實際測量獲得。
例如，會刻意以某個頻率擾亂輸入端，或者以某個頻率擾亂電源，看輸出端的結果，然後再去掃一個頻段。
供電的部分，其實目前的電腦產業，比較前端的公司，對電源的模擬與量測是非常重視 (音響產業小弟就不知了)，因為電源的好壞 (不只供電端)，對於整體的穩定，常常具有關鍵性的影響。所以，由晶片需求的電流在頻譜上的特性，電源層(含電容/電感或Ferrite Bead) 在頻譜上的特性，與電源控制器本身的特性，都要考慮。當然啦，晶片內部也要考慮電源的問題。
說了老半天，對不起啦
，小弟目前沒有您想要的資訊可以提供
，有機會再來找找看。
