其實目前的確有些廠商引用 AMD 架構。
http://www.realworldtech.com/page.c...RWT102405055354
http://arstechnica.com/news.ars/post/20051026-5486.html
像是 PA semi 的 PA6T，就是類似 k8 甚至下一代的架構，只是是 powerpc 指令集，14 stage pipeline，64kb L1 I-cache+64kb L2 D-cache，利用 crossbar switch 共用 2MB L2 cache，內建 DDR2 MC，因為是 SoC，所以內建 I/O cache、bridge、DMA、offload engine 與 dual 10GbE 與 Quad GbE 控制器，內建可重新組態共 x24 PCIe 連接顯卡。

dual-core 方面，雖然 IBM 早在 2001 年推出 dual-core Power4，但是是 shared L2 cache，IBM 也在考慮像 AMD 一樣，用 dedicated L2 cache + crossbar switch + shared L3 cache，因為在 4-core 以上，單一 cache 要服務四顆核心實在是性能瓶頸。

在 HyperTransport 上，Intel 下下一代架構 2008 年後應該會推出 CSI 來對抗 HyperTransport，放棄 bus 架構，改用 peer-to-peer 傳輸，到時候勢必也要內建記憶體控制器，而 cpu 內建記憶體控制器，Sun 很早以前就做了。

至於核心架構，Intel conroe/meron 也回到提升性能與 IPC 的路上，不再偏執於時脈上，採用 4 個 x86 decoder(比 k8、p3/pm 多一組)，三條 ALU pipeline(跟 k8 一樣，比 p3/pm 多一組)，不過 intel 為了解決 bus 瓶頸，必須再加大 L2 cache。

我想不是 k8 架構超神，是 AMD 像 IBM、Sun、HP 取經而來的，只是著重在各方面提升效能(其他廠商也是如此，sun 比較特別在整體性能 throughput)，像是 64bit、dual-core、HyperTransport、embedded MC 等，老實講核心只是比 k7/p3 要好，跟 pm 差不多的架構而已，而不是像 p4 偏重於時脈。

k8 也有許多要再改進的，我個人覺得像是再加上一組 decoder、L1 cache 改 4- or 8-way set associative、提升分支預測準確率、加上 uop 與 macro-op fusion 等等。