引用:
|
作者rolfy
硬體加速是有必要 但是 cache 方面
還要考慮 良率 成本 和市場需求
如果 1996 年做 4MB cache 這麼簡單
那為什麼大家都不做？當時是不能也 非不為也
|
引用:
|
作者以月為影
之前看雜誌
P4的L2做2M就佔了一半電晶體
CACHE大到一定程度...只有浪費吧
|
後來看到 Cray X-MP 還是 Y-MP 的 CPU 就是 4MB L1 cache, L2 cache 只有 1 GB . 原來在下的答案是 Cray 這種等級的怪獸取得速度優勢的方法 .
http://www.cray.com/products/x1e/specifications.html
新的 Cray 還是繼續走超大 cache 這條路 , 沒錯 ! 就是這麼簡單 .
8 * 8 , 2 cycle 硬體快乘器的邏輯閘多得嚇人 (嘻 ! 嘻 ! 沒看 Advanced Logic Design 就自己想出這招.) , 當年學校沒有給學生 VHDL . 斷斷續續花了一個月才畫出 4*4 硬體快乘器的邏輯閘線路圖 . (其實是裝免錢邏輯閘模擬軟體的老 Mac 常被操當機) 尤其在密密麻麻的邏輯閘接線之間除錯才是煩死人 . 不過別人的都要至少 8 ~ 16 cycles (4 次 shift, 4 次 add , 沒用前置加法器還要再加漣波延遲) 不才的拙作只用 2 cycles 就得到答案 . 真是爽啊 !
為求速度不計代價 , 所以別人都玩不下去 . 沒有對手自然就贏了 .