新架構好像是單一CYCLE最多可以發出 4 ISSUE，以往一般的X86頂多達到3個，如此一個
CLOCK CYCLE就可以多發出一個指令，別小看多這麼一個，需要增加的電路複雜度就多很
多，分支預測與指令排序也更難安排。
AMD要追上，勢必要大幅修改架構了，這一改電路一定更複雜，電晶體得增加，單靠90奈
米製程是挺不住的，看來半年之後INTEL新軍上陣，AMD會有半年到一年挨打的時期
引用:
|
作者jasonyang
http://techreport.com/ja.zz?comments=9509
看起來 SSEx 性能提升如此多的主要原因應該還是在 Single-cycle execution of 128-bit SSE，Micro-fusion 與 Macro-fusion 可能扮演比較次要的腳色。
不過看到 meron/conroe/woodcrest 的 SSEx 性能如此強，真令人擔心 itanic2 的未來。
|