引用:
|
作者JLurker
期末考在唸書...
念到Memory Hierarchy....
一般來說cache越接近CPU的速度越快,容量小
"上層的資料下層一定也有"
(L1有的資料L2一定也有,Main Memory也一定會有)
但是像Duron這樣從Athlon改版而來的設計
造成L2 (64KB)比L1還小(I-L1 64KB + D-L1 64KB)
那這樣L2還有意義嗎?
這樣不是幾乎一直cache miss?
或者說,L1的64+64幾乎一直處於塞不滿狀態?
頂多I-L1很少只有1KB,然後D-L1幾乎滿滿的63KB??
==
其實是唸書念到一半找理由上PCDVD  |
書上的東西不見得能寫盡實際產品的作法. K7的作法確實是如其它人說的, L1有的, L2一定沒有.
以往書上寫的作法是, data由memory進到cache時, 必須先經過L2才會到L1.
而K7其作法是:
1.L1 and L2 Cache Miss時, data直接由memory進到L1 (datapath不會經過L2).
2.L1 Miss but L2 Hit時, data由 L2進到L1, L1的victim則進L2.