P4 的高耗電,小弟猜想會不會和 90nm製程有關.
因為製程太細,導線間距太近,若絕緣層又效果不佳,應該有可能發生量子穿隧效應(電子機率波),造成漏電流,按理說更換絕緣材料或換回130nm製程就會改善,不過Intel應該不會這麼做,拿產能開玩笑. 不知道有沒做半導體製程的前輩幫忙解答? 感謝呀!