作者mgsuper

以high-k材料來取代原本的二氧化矽層，雖然可降低閘極的漏電流，但高介電材料不是會使接面電容上升，電晶體的工作速度下降。這也是研發人員很頭大的一個問題(漏電減小，但電晶體性能下降。還是要速度快，但有較大的漏電流，功率消耗。真是很難取捨的問題)。

不知intel用了此技術後，對於時脈的提升是不是也會造成困擾。

不過由圖中看出，intel好像只是加厚二氧化矽的厚度到3nm(雖然圖中沒寫是二氧化矽)，真得有用到high-k材料嗎。
不過接面電容值也上升為原來的1.6倍了。