引用:
|
作者maumi65
第一種說法是錯誤的，若CPU L1 cache data bus是128bits，L2 cache data bus
是256 bits，memory bus是64 bits，請問這顆CPU是多少位元？
多少位元的電腦是以通用暫存器(register)的位元數來定義的。
|
這是指CPU接腳的實體資料線, 不是內部Cache寬度喔
許多課本上會告訴你CPU位元數由Databus決定
基本上這兩種說法都是正確的,
最早先Databus寬度跟ALU寬度相同, 所以也沒差別
這大概有點像FSB的觀念吧, 最初的定義是"CPU到主記憶體的匯流排"
不過自從非同步/非對稱的晶片組/記憶體搭配方式出現之後
因為CPU和晶片組, 晶片組和記憶體之間不見得相同, FSB才被俠義化成CPU到北橋
==============陪天大幻想的分格線==============
HyperTransport用差動式傳輸, 每個位元需要兩條線 <==應該沒錯吧? 錯了要告訴我XD~
又因為是全雙工, 所以上/下通道要分成兩個
因此每個全雙工的Lane應該會有四條線
雖然是16bit, 不過有64條"線", 猜猜看這樣到底算幾bit
