|
Senior Member
|
Stage長度跟
執行出錯的機會
沒什麼關係
引用:
Originally posted by realikari
由於Prescott的L1以及L2快取均為northwood的兩倍
該cache 的Latency Time 相對的增加
以下是國外網站使用ScienceMark軟體所測得的大約數據
(L1 cache Latency Time :Prescott:4;northwood:2)
(L2 cache Latency Time :Prescott:26;northwood:19)
也直接造成Prescott 快取的持續傳輸頻寬下降
所以會有些吃重整數運算效能的軟體上,Prescott不如northwood的情況發生
至於管線
intel為了持續提高p4的核心時脈
在Prescott裡塞進了31Stage的Pipeline
Stage愈長,就愈能將指令劃分成更多的部分,每部分執行完成速度增快
但是執行出錯(此時就得重新進行)的機會也相對的提高
因此,提高時脈來去除分支預測出錯延遲的結果
此舉雖然有利於提高處理器的時脈
但是效能會相對於管線較短的核心還來的低
這也是為什麼相同真實時脈之下,Athlon效能要比p4來的好的其中原因之一
(but Athlon時脈就難拉了)
所以,拉長管線並非是增強效能的大力丸
因此才會在Prescott上面另外增強分支預測架構,加大快取容量,改進HT性能
種種條件都是息息相關的
 一點意見有錯請修正
|
|