引用:
Originally posted by yunjing
基本上P4的核心由於有太過多階的stage(20 stage)使的intel不得不以高時脈來取得高效能...也比較能在相同製程的情況下有比較高的時脈極限
高stage會造成每個stage都會產生一些延遲時間
相較於AMD的核心12 stage讓他們在相同製程的情形下..時脈拉高比較不易..
但是stage越多 分支預測就越重要..
否則沒有分支預測的幫助的話..高stage會帶來的影響就是cpu將會花很多timing在清除管線內的資料..
反觀AMD他們所強調的效率
能在1個clock內能完成更多的指令stage不高..延遲的timing就比較低
這就是為什麼intel會這麼重視分支預測的加強...
AMD會強調P-Rating
至於所謂的製程技術...
基本上知名晶圓廠商的製程技術都相差不多...
INTEL也不是這方面的領導者...
|
是嗎？Intel的P4時脈3.4GHz，一個週期只有0.3ns，能擺下幾個gate?大約只有3~4個吧？換句話說，每兩個暫存器間只能做3~4個邏輯運算，在worst case下很容易會出現violation，如果製程不夠好，良率會很低，就像AMD的製程，常常就是良率不夠而造成出貨不順，成本也大增。