|
*停權中*
|
引用:
Originally posted by Patlabor
就我所知有點錯,基本上設計電路的工程師,不會自己layout
而負責layout的工程師,基本上看不懂電路,所以不可能有增刪零件的權力
所以不會有Layout的功力愈好,用的料也愈少,也比較省電這種事
不過Layout的功力愈好電磁雜訊干擾也愈小,這倒是真的
至於PCB的面積可以小不算啥,能夠4層板當6層layout還能work,
就真的是layout天才了
|
Layout不就是依電路圖拉線,或把電路圖輸入軟體才能生出來嗎?
雖然我不會Layout,也不會畫電路圖,
但我記得那些幫人Layout的,就拿著電路圖和主要零件資料/IO位置與配罝,就要給他Layout出來了!
在電阻要多少"棵"應該是由Layout配置的,電容我就不清楚了! 所以,應該會影響到省不省電和用料... |