一顆CPU的時脈上限,取決於兩點:
1.製程
2.pipeline的stage數目
製程越小,CPU時脈自然可以拉的越高,這點不是CPU設計團隊能控制的,他們能控制的只是CPU內部架構中pipeline的stage數目;stage越高的的CPU,時脈就可以飆的越高,但是也由於stage的增加,反而使得CPU在處理資料的時候變慢。
目前P4的核心架構一共有20個stage,這也是為什麼他的時脈能飆到3G這種程度的原因(還可以更高),相較於源自alpha核心的Athlon,只有10個stage(原始的alpha 21264只有7個stage),這就造成了AXP不可能和P4拼時脈的原因,但是說到效能,那又是另一回事。
其實當初P6核心(pentium、pentium pro、II、III)其實是個相當不錯的產品,原始設計上總共有12個stage,換句話說,如果Intel真的想把P6核心發揮到極致,時脈拉到最高上限,恐怕Athlon會打得很辛苦,不過由於市場行銷的問題,使得Intel放棄了P6架構的發展,不過這是另一回事了....
總而言之,AXP的時脈拉不到P4那樣高,那是CPU先天設計的問題,雖然可以藉由製程的精進來彌補,但是永遠不可能和P4拼時脈,能將10個stage的K7核心拉到2.2G,AMD已經是很了不起了...