有誰知道各晶片組匯流排大小？
 

有誰知道各晶片組匯流排大小？
例如：
Intel匯流排類型 Intel Hub Interface
Intel匯流排寬 8 位元
SiS匯流排類型 SiS MuTIOL
SiS匯流排寬 16 位元
謝謝！

Intel匯流排類型 Intel Hub Interface 1.5版 =266MB/s... 我只知道這個

AMD 系的大多使用Hyper transport, 速度隨著FSB變動,在標準的FSB 200之下有x4跟x5 可以選擇, 速度就是800/1000 MHz,以nV的nForce2, nF4 Intel edition 還有新的 nF4 X16 為代表, nF4 的HTT 寬度是16 bit

Hyper transport的寬度是可調整的,
以下有你想要的資料
http://www.hypertransport.org/tech/index.cfm


VIA 有V-link,
寬度8 bit, 頻寬1GB

SIS有MuTIOL
寬度16 bit, 頻寬1GB,

新的Intel與ATI採用PCIE連接南北橋, 寬度為四個lane, 也就是單向1G, 雙向2G

樓主 要問的是 南北橋的 匯流排 頻寬 大小 ? 包含 位元 及 頻率 ,還有 單雙工....嗎?

不知南北橋的匯流排頻寬對使用上有什麼差異，有沒有大大可以解說一下?

在雙晶片架構下,北橋通常負責記憶體,AGP/PCI-E的控制,還有跟CPU的連接.
南橋則負責連接其他週邊,像是PCI, 音效, USB, IEEE 1394, IDE/SATA控制器,網路晶片等等
而記憶體不可能裝下一切所需的資料,所以只能裝一些比較重要的,其他則存放在硬碟

所以,當CPU 要讀取記憶體所沒有的資料,或是需要讓週邊執行工作時, 資料都要經過南北橋匯流排,
在單一工作時也許夠用,但是如果是大量的工作呢?
越大的匯流排頻寬可以減少資料等待的時間,在一個週期裡更快的傳遞資料, 自然的就能提升效能

所以為何Intel要在 865/875 晶片組加上CSA, 把網路晶片掛在北橋,以減少南北橋匯流排的負擔

原來基本的架構是這樣，感謝大大的解說~