Intel 45nm改用High-K技術 令處理器熱力少速度更快
 

http://www.hkepc.com/bbs/viewthread.php?tid=361634

個人認為可能性不高

這倒是值得期待,看看Intel是不是真的能解決漏電的問題

Intel/AMD之前使用的是SOI Silicon-on-Insulator 係降低substrate leakage.
現在使用high K，提高閘極絕緣電容， 以降低gate leakage，主要的原因是因為量子效應。造成的tunneling effect。
而interconnect 使用銅製程以降低電阻，使用low-k技術以降低電容，RC一降低，速度才會快。這幾種技術並不是互斥，可以一起使用。
因此不是改用，而是加上。

以high-k材料來取代原本的二氧化矽層，雖然可降低閘極的漏電流，但高介電材料不是會使接面電容上升，電晶體的工作速度下降。這也是研發人員很頭大的一個問題(漏電減小，但電晶體性能下降。還是要速度快，但有較大的漏電流，功率消耗。真是很難取捨的問題)。

不知intel用了此技術後，對於時脈的提升是不是也會造成困擾。

不過由圖中看出，intel好像只是加厚二氧化矽的厚度到3nm(雖然圖中沒寫是二氧化矽)，真得有用到high-k材料嗎。
不過接面電容值也上升為原來的1.6倍了。

如果同樣的 90nm來比 雖然電容值增加了1.6倍 但是如果轉到45nm, 電容值還是小了不少
加上現在卡住產品的因素的不是頻率 而是熱量的產生 那這個方法 也許是很有效的方式

45nm應該是2008年的事了吧........

45nmㄚ.......
這個對手是K9嗎.......

還這麼久的事........................

從0.13um以下，gate delay的影響已經小於wire delay。

問個笨問題
為何不乾脆hi K一層+SIO2一層
這樣漏電流跟電容都可以下降不是

XD