Tejas現計畫整合40K L1 Cache？
 

Hard Tecs 4U報導表示未來的Tejas處理器將整合40K的L1 Cache，其中包括24K Data Cache，新增的16K Instruciton Cache，而Trace Cache則為16K uOps。

同時報導也證實Tejas將在Prescott的基礎上加入八條TNI（Tejas New Instrucitons）指令增強性能，正如我們早前為大家介紹的一樣，而Tejas起始工作頻率預期將突破4.4GHz。
Prescott和Tejas未來均將支援SocketT（LGA 755）介面，而Tejas同樣也將於未來轉用0.065微米製程實現更高的性能表現。
上述兩者均可搭配Grantsdale（或更高端的Copper River）使用，已知Grantsdale將支援PCI Express系統匯流排，1066MHz FSB和DDR-2記憶體。



來源
http://216.239.37.120/translate_c?h.../language_tools

http://www.gzeasy.com/itnewsdetail.asp?nID=8895