AMD申請小芯片專利：RDNA3要多芯封裝、暴力堆核
 

隨著半導體工藝、芯片規模的限制越來越大，傳統的單個大芯片策略已經行不通，chiplet小芯片成為新的方向，AMD無疑是其中的佼佼者，銳龍、線程撕裂者、霄龍三大產品線都在踐行這一原則，並且取得了不俗的效果。

現在，AMD要把這一策略延續到GPU顯卡上了。

2020年的最後一天，AMD向美國專利商標局提交了一項新專利，勾勒了未來的GPU小芯片設計。

chiplet小芯片，AMD已經玩兒得很溜

AMD首先指出，傳統的多GPU設計存在諸多問題(包括AMD自己的CrossFire)，比如GPU編程模型不適合多路GPU，很難在多個GPU之間並行分配負載，多重GPU之間緩存內容同步極為複雜，等等。

AMD的思路是利用「高帶寬被動交聯」(high bandwidth passive crosslink)來解決這些障礙，將第一個GPU小芯片與CPU處理器直接耦合在一起(communicably coupled)，而其他GPU小芯片都通過被動交聯與第一個GPU小芯片耦合，而所有的GPU小芯片都放置在同一個中介層(interposer)之上。

這樣一來，整個GPU陣列就被視為單獨一個SoC，然後劃分成不同功能的子芯片。

傳統的GPU設計中，每個GPU都有自己的末級緩存，但為了避免同步難題，AMD也重新設計了緩存體系，每個GPU依然有自己的末級緩存，但是這些緩存和物理資源耦合在一起，因此所有緩存在所有GPU之間依然是統一的、一致性的。

聽起來很難懂對吧？確實如此，畢竟一般在專利文件中，廠商往往都會故意隱藏具體設計細節，甚至可能存在一些故意使之難以理解、甚至誤導的描述。

AMD沒有透露是否正在實際進行GPU小芯片設計，但早先就有傳聞稱，下一代的RNA3架構就會引入多芯片，這份專利正提供了進一步佐證。

可以預料，RDNA3架構如果真的上小芯片設計，核心規模必然會急劇膨脹，一兩萬個流處理器都是小意思。

AMD也不是唯一有此想法的人。Intel Xe HP、Xe HPC高性能架構就將採取基於Tile區塊的設計，今年晚些時候問世，直奔高性能計算、數據中心而去。

NVIDIA據說會在Hopper(霍珀)架構上採用MCM多芯封裝設計，而在那之前還有一代「Ada Lovelace」(阿達•洛夫萊斯)，有望上5nm工藝，並堆到多達18432個流處理器。








https://news.mydrivers.com/1/732/732826.htm

AMD下一代顯示卡晶片，會不會採用CPU的多晶片封裝模式？
https://www.pcdvd.com.tw/showthread.php?t=1154527

2018年就有這樣的討論
兩家都有同樣的想法
說不定intel GPU也是
AMD說不定會比較快一點
畢竟CPU那邊已經有經驗

樂見AMD持續發揮創新研發能力
用不同的架構突破現有的限制

CPU部分這幾年來已經看到各種架構上的創新
突破Intel單一晶片塞進多核的種種限制

16核輕鬆屌打10核，最新11代還縮回8核
(負荷不了10核低良率、低產能、高成本)

GPU部分也終於在RDNA2拿出Infinity Cache

用128MB就能彌補GDDR6頻寬
在1080P跟1440P下，還比安培架構更有競爭力

一般人能買到的膠水CPU
最早是intel開始做的吧?
CPU設計要大轉彎
聽說起碼要5、6年

最早做又如何？
Zen系列發展到Zen3改進多少東西
為了改善跨Die延遲又付出多少努力
Intel早期那一套自己都不用了，更別說現在 :think:

膠水可是AMD強項，CPU都把I皇打成智障了
這方面經驗、實作成熟度一定比I、N兩家還要強
RDNA3才是GPU大反攻的一代

amd後續的專利跟敘述都有種運算核心地位下降，iod變主導的感覺


無限快取(L4?)跟協處理器跟納入iod後，
iod本身變成幾乎是一顆獨立作業的主控，周圍再看需求掛上各式運算核心或是高速記憶體模組來控制規模跟產品等級

IO是伺服器的主要性能瓶頸，而目前AMD的所有發展實際上都是以伺服器為主。

有了性能強大的IO，大幅增加CPU或GPU核心數量才有意義，要不然IO一旦卡住，大多數的核心就閒置浪費了。