PCDVD數位科技討論區 - AMD下代GPU將充分利用9系芯片組IOMMU技術

PCDVD數位科技討論區 (https://www.pcdvd.com.tw/index.php)

- 系統組件 (https://www.pcdvd.com.tw/forumdisplay.php?f=19)

- - AMD下代GPU將充分利用9系芯片組IOMMU技術 (https://www.pcdvd.com.tw/showthread.php?t=933538)

AMD下代GPU將充分利用9系芯片組IOMMU技術

引用:

http://news.mydrivers.com/1/196/196955.htm

看來不是什麼創新的設計

如果CPU能調用顯卡的記憶體就有趣多了 :laugh: :laugh:

引用:

作者airitter

看來不是什麼創新的設計

如果CPU能調用顯卡的記憶體就有趣多了 :laugh: :laugh:

APU最終目的就是把兩核心統一成單一核心
也就達成你的需求了 :agree:

引用:

作者airitter

看來不是什麼創新的設計
如果CPU能調用顯卡的記憶體就有趣多了 :laugh: :laugh:

APU是不可能會使用卡上的記憶體的
這個效率就算用的卡DDR5 速度也沒有用RAM的10%

引用:

作者山寨主

APU是不可能會使用卡上的記憶體的
這個效率就算用的卡DDR5 速度也沒有用RAM的10%

為何如此一說?
APU主機板為什麼不可裝顯示卡?

而目前DDR實際速率大約8GB/s 隨便一張卡都可以超越吧?

如果可以手動或自動切換就更有趣了不過一切都是我的幻想 :stupefy:

引用:

作者airitter

為何如此一說?
APU主機板為什麼不可裝顯示卡?

而目前DDR實際速率大約8GB/s 隨便一張卡 (http://en.wikipedia.org/wiki/Compar...HD_6xxxM_Series) 都可以超越吧?

如果可以手動或自動切換就更有趣了不過一切都是我的幻想 :stupefy:

小弟猜測應該是CPU跟RAM的溝通距離比較短
如果要從APU去存取顯示卡上的記憶體,速度就不會那麼快了
顯卡上的RAM能有這麼高速,也是因為GPU做在卡上面的關係吧
而且要做這樣溝通,透過PCIE介面傳輸出來的速度就不會有之前顯卡測記憶體頻寬這麼快了(PCIEX16 2.0好像才雙向16GB)

嗯.....

我有點異想天開... 不確定AMD是否真的會這樣做...

1. CPU裡不是有cache memory ? 如果APU有讓內建的GPU去使用部份的cache memory
來當做buffer / cache 機制使用, 那不是可以增加GPU的運作效率?

2. 不知道AMD是否有此一設計,就是將GPU使用的DRAM做成module , 允許user自行決定
要不要讓GPU使用專用的DRAM , 如此就不需要與CPU共用MB上的DRAM ....

有人知道這兩個疑問嗎??

引用:

作者airitter

問題是速度卡在PCIE上頭
如果想快點就只能用DMA
但是這只能做大塊面積的一次搬運
沒辦法對APU內的繪圖核心有幫助

引用:

而目前DDR實際速率大約8GB/s 隨便一張卡都可以超越吧?

你這個數據錯了
下面這一段有回答你的問題
Read 17 GB/sec,write 12GB/sec
Peak 29.8 GB/sec 是很符合6550M的頻寬(Llano內建6550M)

引用:

GPUコアはノースブリッジ/メモリに対して2つのバスを持っている。
　片方は「Radeon Memory Bus (コードネームGarlic)」で、これはGPUコアからメモリコントローラへの広帯域のアクセスを実現する。Garlicは、GPUコアがメモリコントローラに広帯域に直結するディスクリートGPUに近いアクセスのためのバスだ。主にグラフィックス処理のために使われる。スヌーピングを一切行なわなず、メモリは2チャネルのインタリービングで効率を上げるため、実効メモリ帯域はリード17GB/sec、ライトで12GB/secになるという。ちなみに、このバスのGPUコアからのピーク帯域は29.8GB/secとメモリ帯域と一致している。

引用:

作者anderson1127

嗯.....
我有點異想天開... 不確定AMD是否真的會這樣做...
1. CPU裡不是有cache memory ? 如果APU有讓內建的GPU去使用部份的cache memory
來當做buffer / cache 機制使用, 那不是可以增加GPU的運作效率?

目前APU(Llano)有這樣作 (不確定Bobcat APU有沒有)
用在Fusion Compute (OpenCL?),不是來增加GPU圖形效能
主要作用是減少與CPU間不必要資料複製時間

引用:

もう1つのバスは「Fusion Compute Link (Onion)」で、こちらはCPUとのコヒーレントバスになっている。このバスを使うと、GPUコアが、これまでできなかったCPUキャッシュへのスヌープをできるようになる。このOnionバスを使うことで、GPUでの汎用コンピューティング時に、CPUとGPUの間での無駄なメモリコピーを排除するゼロコピーが実現できる。

但是CPU GPU不能自由的使用記憶體,到下一代APU(Trinity)才會改善

引用:

ただし、GPUコアのキャッシャブルなCPUメモリ空間へのアクセスには制約があり、CPUコアとGPUコアが自由に同じメモリ空間を読み書きできるわけではない。詳しくは後のレポートで解説するが、自由なアクセスは、次の世代のAPUに持ち越される。

引用:

2. 不知道AMD是否有此一設計,就是將GPU使用的DRAM做成module , 允許user自行決定
要不要讓GPU使用專用的DRAM , 如此就不需要與CPU共用MB上的DRAM ....

sideport memory 模組化？
純粹只是不想共用記憶體？
--
以上資料來自這篇
http://pc.watch.impress.co.jp/docs/...614_452948.html
不擅長日文可以看下面這篇英文的
http://mohamedfahmed.wordpress.com/...opy-approaches/

引用:

作者orakim

目前APU(Llano)有這樣作 (不確定Bobcat APU有沒有)
用在Fusion Compute (OpenCL?),不是來增加GPU圖形效能
主要作用是減少與CPU間不必要資料複製時間

但是CPU GPU不能自由的使用記憶體,到下一代APU(Trinity)才會改善

sideport memory 模組化？
純粹只是不想共用記憶體？
--
[恕刪]

感謝資料提供... 有空我再去看看... :D

黃色字的部份,我在想APU裡的GPU應該在演算法設計時,會考慮Data or GPU Instruction Pre-Cache
其實原則上與CPU 的運作原則上是差不多,只是我沒去看AMD HD Series chip 的更詳細規格
也不確定HD Series chip有沒有內建cache memory及Data / GPU Instruction Pre-Cache機制
如果原本的設計是沒有的話,而APU裡的GPU有這設計 , 那可算是非常大的進步了...
(雖然我認為AMD的GPU應該不會沒考量到這一點,畢竟GPU的領域競爭是很利害的... )

至於第二個問題,是的,沒有錯,只是單純不想與MB DRAM共用...

內行看門道. 就我已知的, 若有誤不要砲我.

這個新的演化是一個巨大的突破.
在logical層次, 兩者可以直接調用對方的資源, 平起平坐.
任何一者產生exception時, 另一個可以接手.

幾乎就是heterogeneous multiprocessor.