不用考慮其他週邊所耗用滴記憶體頻寬嗎?
 

既然有了DMA...那麼也該考慮一下其他週邊吧?...
我覺滴光看測試軟體上寫滴總頻寬也只能參考吧...畢竟那都是爆發模式下滴...
低延遲對於一般運用(?!)下滴效能才有較明顯滴優勢...

我覺滴先瞭解DRAM滴運作...在來看這個議題會比較好...:)
一點小建議...別見怪...

(看來我滴回應對這個主題好像不太對勁:jolin: )

latency對效能的影響相當大, 每一筆記憶體的存取都要一次latency
最重要的就是大家熟知的CAS latency
像當初PC133 CL3效能不見得比PC100 CL2好, 就是一個例子
太重視理論頻寬及時脈上的比較並不實際

而非同步記憶體控制會牽扯到buffer的問題...
buffer在電路應用上除非必要..不然絕不使用, 因為會造成額外的延遲(delay)
但在非同步系統中就一定要用buffer來維持資料的穩定

而在133/166 比 133/133 快的情況
有可能是兩者記憶體參數皆相同, 這樣的情況下166反而在buffer的協助之下
讓CPU資料的吞吐更輕鬆:CPU送出資料時只要往buffer狂塞, 不用等記憶體準備好
反正記憶體跑的快...先把資料擺著等他來拿, 讀取時則跟133/133一樣, 甚至更快

雙通道時, 就要看chipset如何設計
因為兩條DDR RAM一次存取時(不是一個clock)...會存取128bit的資料
但是CPU一次存取只能傳輸64bit的資料
結果是....CPU還是得送出兩次資料才能讓雙通道DDR RAM動一下...
雙通道也可以利用兩個bank交叉啟動的方式來降低資料存取的latency
不過光是資料得往哪個記憶體擺就要想很久...:nonono:
我記得geforce3的光速記憶體架構是這樣設計的(4 個bank交叉跑)
至於nForce....沒研究太多...:D
上述只是同步化的情況下...非同步又是很難的課題...
實現上本來就不容易, 又何況想要求效能好...

睡覺前打的...錯了還請指教...:D