![]() |
PCDVD數位科技討論區
(https://www.pcdvd.com.tw/index.php)
- 系統組件
(https://www.pcdvd.com.tw/forumdisplay.php?f=19)
- - AMD Fusion第二波:CPU/GPU 2015年徹底融合
(https://www.pcdvd.com.tw/showthread.php?t=894507)
|
|---|
引用:
畢竟兩家有x86的交叉授權 AMD要研發的話其實有捷徑可走 而且SUN都做出來了 IBM也有多執行緒的專利 我相信AMD有心想做的話是可以做出來的 |
引用:
一、非循序執行架構下,HT 能增加的實際效能很有限是不爭的事實(少數情況下還會退步 :stupefy: ),AMD 本來就沒有必要模仿。而且設計是一回事,驗證又是另一回事,如果你還記得初代 K10 的 L3 TLB Bug 的話... 二、AMD 的推土機以一個模塊執行兩個執行緒有異曲同工之妙,實在不需要學 Intel :o |
引用:
Hyper Threading 跟intel沒關係, 唯一有關係的是 : 他出錢 http://www.wahas.com/viewthread.php?tid=476280 節錄重點 : Intel在2002年11月所發表的新款Xeon處理器(研發代號:Prestonia)時,也一併發表一項新技術:超執行緒(HyperThreading),這項技術嚴格而論可以回溯到1997年由迪吉多電腦(DEC)與華盛頓大學的技術合作研究成果,之後由Intel買下DEC的半導體部門,並將此技術申請為自有專利,然而此技術的真正商業化運用卻一直到2002年11月,即便如此,該款Xeon依舊是全球率先使用多緒技術的處理器,甚至超越IBM。 怕中文網頁亂寫, 順手咕到英文wiki http://en.wikipedia.org/wiki/Simult..._multithreading 節錄重點 : While multithreading CPUs have been around since the 1950s, simultaneous multithreading was first researched by IBM in 1968. The first major commercial microprocessor developed with SMT was the Alpha 21464 (EV8). This microprocessor was developed by DEC in coordination with Dean Tullsen of the University of California, San Diego, and Susan Eggers and Hank Levy of the University of Washington. The microprocessor was never released, since the Alpha line of microprocessors was discontinued shortly before HP acquired Compaq which had in turn acquired DEC. Dean Tullsen's work was also used to develop the "Hyper-threading" (or "HTT") versions of the Intel Pentium 4 microprocessors, such as the "Northwood" and "Prescott". |
SMT有cache thrashing的問題
也就是在不斷的在多個thread切來切去之中造成cache的內容有效性很低 有點變項的逼迫製造商增加cache的大小 之前爆出來的安全性問題也是一個麻煩點 雖然整體來說要利用那個問題也不容易就是了 而且老實說也並非是一個完全必定增加效能的技術 雖然理想中是希望這是一個完全透明(指的是拿掉和增加他不影響其他軟硬體)的技術 但是說起來要讓他效率增加的話需要os認得哪幾個邏輯處理器是同個實體核心的 才不會os以為工作分得很平均 但卻只有幾個實體核心累到爆炸 但相對來說 假如真如amd所述 推土機架構增加一個整數模組所佔的電晶體面積很小 那其實直接增加一個整數模組會比smt來的優秀(假設額外所需電晶體面積相等) 因為增加一個整數模組理論上可以在任何程式中獲得相等或更多的效能(smt可能下降) 同時對系統來說就只是個核心比較多的cpu罷了 所以兩公司做法何者較優可能要等產品出來才知道 P.S.上面的敘述其實簡化很多 老實說假設核心數增加而快取大小不變 其實也會造成每個核心分到的快取變少 理論上應該也會降低每個核心的效能 同時核心越多時彼此溝通的overhead也越多 此時每個核心的效能也必然會有所下降 所以一切可能還是產品出來最準 雖然我是a fan(amd fans 不是電扇歐) |
引用:
原來還有這段典故,但 HT 從 DEC 移植到當時的 Xeon(NetBurst架構) 絕不可能原汁原味的搬過來都不用修改,你說 Intel 只有出錢也太誇大了 而且這種架構「最困難」之處不在設計,而在驗證 |
引用:
其實一般軟體其實並不真正觸碰到核心的部分 所以並不會有"不支援HT就一定沒有作用"這件事情 但是一般的狀況是軟體假如沒有特別考量HT跟實體雙核心的不同時 程序很容易就會卡在一個狀況 就是就算程式支援雙核心,但是碰到一個只有HT的單核處理器 因為程序需要相同單元同時工作,而讓HT變成完全無用 至於說原本只支援單核心的程式,就完全不會讓HT起作用 |
引用:
感謝K大淺顯易懂的回答,這就是我要的答案 ;) 可是我還有其他問題,為什麼推土機架構是屬於超執行緒呢? 它不是八核心八執行緒嗎? |
引用:
超執行緒目的就是提升效率跟效能 超執行緒不一定要像Intel Hyper-Threading(1Core2Thread)方式 1Core1Thread一樣可以實現超執行緒 而推土機就是另一種實現超執行緒的方式 所以別迷失在超執行緒一定是幾核心幾執行緒上 :) 一般執行緒以效能100%來看 超執行緒就是>100%(不過像Intel HT有時候就不一定>100%) 只是用何種方式實現 這是我的看法 |
引用:
反正HT就是那些神級電資博士發明的就對了(基本上計算機的東西都是神級才能搞得), 然後intel當然就挖角買專利請對方把HT給用進P4就對了, 在我看來跟只出錢沒啥兩樣, 不過這不是重點(另外驗證相對來說是小事情). 基本上intel家大業大, 他旗下養了一海票實驗室, 從各式各樣的IC Design到OS/compiler到純軟體都有, 我研二的時候老師有請了一個做intel IA64 compiler的頭來我們學校演講, 完全聽不懂..... |
引用:
補充一下 以推土機增加50%的面積提升80%的效能(如果AMD沒唬爛的話)來看 150%面積得到180%的效能並且是2Core2Thread 那1Core1Thread平均等於75%面積90%的效能 換算成100%的面積得到120%的效能(90/75) 以上是大約計算的方式 胡言亂語到此結束 :laugh: :laugh: |
| 所有的時間均為GMT +8。 現在的時間是12:40 PM. |
vBulletin Version 3.0.1
powered_by_vbulletin 2026。