AMD是給一組Fabric的switch..
然後大家一起玩串串樂...
X370/470的Hub controller...
是從fabric拉出的I/O再拉一組PCIe x4,3.0給X370/470這類hub controller對接...

但是只有EYPC這類企業級市場...
整個用fabric去包山包海....
甚麼hub controller之類的?..
不需要拉..
我通通都包給你...

intel從sky-lake是開始DMI是PCIe x4, 3.0
但是I/O要怎麼串看各家廠商的玩法了...
CPU的PCIe lane數量不夠...
nvme這種就直接PCH拉PCIe去接...
否則X299這種直接CPU多拉PCIe給你接SSD...

我不知道還要甚麼DRAM做緩衝之類的??
Intel的datahseet沒找到有這樣寫..
LGA1151不過就是CPU接上的PCIe bridge出來的lane數量只有16條而已...
但是其他高速像是10GbE I/O這類的...
能接CPU上去就接上去...

最好還是找Xeon E5v3之後的(C610板子在找找CPU洋垃圾)...
因為QoS, I/O優化(DDIO), 瘋狂的細緻虛擬化...
那些看起來沒甚麼又感覺很厲害的...
10GbE這類高速I/O應用簡直為他而生...

Haswell-EP(2011)之後那些看起來很厲害的功能愈做愈細緻....
Skylake-SP(3647)做的更是凶殘...

我現在懷疑寫這篇文章的人到底有沒有真的測還是自己隨便生個DATA就貼上來
先說第三張線性128K好了
1.圖上最常出現的IO次數是35XX 直接算3600
3600*128K=460800K=450MB
你確定這是在測960PRO?? 就連4KQD8都有近400MB的水準了
你確定128KQD1只有310MB?? 128KQD32還不到450??
2.這類IO圖在沒有頂到效能上限之前 QD越多 IO次數也是越多的(例如圖一)
現在看到一條直線 而這個值算下來離IO上限還很遠 這本身就是問題了
更不用說還會有QD越大次數越少的詭異現象

再來看第二張圖延遲時間
這張圖老實說有點怪怪的 因為QD越多 平均延遲應該越少才對(因為只有第一次才是真正的隨機需要搜尋資料) 不過有可能他是以QD次數的總花費時間來計算 那就會是圖表長的形狀了
這張圖的真正問題是數據 延遲時間*每秒IO次數應該是小於1或是大約1才對
我們來配合第一張圖 4KQD1 Z270配一張次數是14897 然後X470 RAID配兩張的數據是11019
回來看第二張圖的延遲時間 分別是60.1和91.7 單位是10的-6次方秒
一算下來就很詭異了
INTEL居然花不到0.9秒 AMD居然花1.01秒??
好吧 先假設他測的是延遲 沒有算DATA回應所花的時間 也就是INTEL0.9秒是正常的
那AMD的數值就明顯不對 每秒延遲總和不可能大於1秒
假如他是直接算每次4K的回應時間的話 INTEL應該是67.1 AMD應該是90.7 也跟圖表的數據對不起來

這個網站的文章有公信力嗎??

可是現在B360和H370的U3gen2和gen1還是從PCH拉呀
翻一下規格表 H370的gen2可以拉4個 DMI3.0光給他就沒了
更不用說M.2可接2個 直接DMI3.0的兩倍 (Z370則是3倍)
傳統SATA和U3gen1也要分 在算上網路音效這些
不接外接卡倍率就拉到4倍以上了
還是說INTEL的PCH真能這麼神可以自己處理大部分的資料不用上傳給CPU??
還是根本就是吃定一般消費者根本不會同時啟用這些高速IO??
可是這樣兩張M.2跑R0不就破功了??

大寫哥 與 泥巴哥，E開頭根本天生一對