PCDVD數位科技討論區

PCDVD數位科技討論區 (https://www.pcdvd.com.tw/index.php)
-   系統組件 (https://www.pcdvd.com.tw/forumdisplay.php?f=19)
-   -   3~12相供電...每相由3顆MOS FET+固態電容+電感..組成.這是什麼作用? (https://www.pcdvd.com.tw/showthread.php?t=802046)

losting_lamb 2008-08-07 08:51 AM

引用:
作者小壞蛋
High side電流比較小,用不到兩顆;Low side一般才會用到兩顆;比較好的設計是2H2L

2H2L是並聯內阻下降,要省成本不會用2H2L;當然好壞還是要看MOS能承受的最大電流跟內阻

同理,Low side的MOS會比較燙,電流比較大

driver是用來驅動MOS的,控制電壓是PWM的事,用頻率來控制電壓


8相1H2L好,還是4相2H2L?

visionary_pcdvd 2008-08-07 11:23 AM

引用:
作者losting_lamb
8相1H2L好,還是4相2H2L?

若你CPU的最大功耗不是非常高(例如不超過125W),以實用性來說 4相2H2L 絕對夠用

但若要考慮 爽度、高負載時的轉換效率、核心電壓平穩度等,8相 也有其價值

而 8相1H 的設計應該是將 成本、MOSFET電流承載能力、元件佈線空間 等做一通盤考量後的結果。雖然2H並聯有降低內阻的優點,但或許對廠方來說,與前述考量相較之後就不重要了

laiokane 2008-08-08 09:15 AM

可不可以請教狼大
H跟L分別是哪一顆mosfet(Q1&Q2)
另外請教當Q2打開的時候,是不是電流直接流到接地
那電不是就浪費掉了
謝謝

LSI狼 2008-08-09 01:49 AM

引用:
作者laiokane
可不可以請教狼大
H跟L分別是哪一顆mosfet(Q1&Q2)
另外請教當Q2打開的時候,是不是電流直接流到接地
那電不是就浪費掉了
謝謝



Q1為High Side,Q2為Low Side,兩者不會也不能同時導通,否則會造成輸入電源短路。
Q1導通,Q2截止時,輸入電壓經電感到達輸出端,並對電感充磁(電→磁);Q1截止,Q2導通時,電感儲能經Q2接地形成迴路,對負載釋放儲能(磁→電)。

qazxx 2008-08-09 08:29 AM

引用:
作者小壞蛋
High side電流比較小,用不到兩顆;Low side一般才會用到兩顆;比較好的設計是2H2L
2H2L是並聯內阻下降,要省成本不會用2H2L;當然好壞還是要看MOS能承受的最大電流跟內阻
同理,Low side的MOS會比較燙,電流比較大
driver是用來驅動MOS的,控制電壓是PWM的事,用頻率來控制電壓

請問為什麼low side的電流會比較大呢?
我查到的資料中,電流是畫一個三角波,所以peak值兩個mos好像是一樣的

=.= 2008-08-09 11:43 AM

引用:
作者christy014022
謝了,劃得很好,請問以8相為例它們的週期....每相每次供電多少微秒?我有ㄧ同班同學/室友...他目前供應很多內銷diy市場上大power的power supply...改天我會找他深入了解2H2L的計算方式....


大大可以求一下線路嗎?

純A類類的...... :ase

laiokane 2008-08-09 01:33 PM

引用:
作者LSI狼
http://pic.xfastest.com/lsi/solo1.gif
Q1為High Side,Q2為Low Side,兩者不會也不能同時導通,否則會造成輸入電源短路。
Q1導通,Q2截止時,輸入電壓經電感到達輸出端,並對電感充磁(電→磁);Q1截止,Q2導通時,電感儲能經Q2接地形成迴路,對負載釋放儲能(磁→電)。


謝謝狼大
小地想請教那是不是電容C單純是過濾電壓雜訊呢?
因為小弟一直以為電是存在電容和電感

另外就是小壞蛋大提到low side電流比較大
那Low side那邊是直接到接地去了
不就等於電浪費掉了嗎?
為什麼不存起來再用或是不要那一段節省電能呢?
謝謝

LSI狼 2008-08-10 01:51 AM

引用:
作者qazxx
請問為什麼low side的電流會比較大呢?
我查到的資料中,電流是畫一個三角波,所以peak值兩個mos好像是一樣的


考量到同步式交換降壓電路(Vin高Iin低→Vout低Iout高),兩者開關的任務週期並不相同,換句話說也就是導通時間的不同,影響到元件的承受電流以及功率問題,因Low side導通時間較High side為長,加上需要承受輸出電流(因其將構成輸出迴路),相較之下High side只須承受輸入端電流,故一般設計Low side端會傾向選擇可承受較大功率的大電流產品。

引用:
作者laiokane
那是不是電容C單純是過濾電壓雜訊呢?
因為小弟一直以為電是存在電容和電感
另外就是小壞蛋大提到low side電流比較大
那Low side那邊是直接到接地去了
不就等於電浪費掉了嗎?
為什麼不存起來再用或是不要那一段節省電能呢?


電容不僅是作為濾波(與交換頻率及漣波電流有關),也要在負載變動時,適時釋放/吸收多餘電能(與Slew rate及負載暫態電流需求有關),所以電容角色也很重要。

以上述電路圖說明,Q1導通時,電感極性是左正右負,Q1截止時,因為磁→電,電感兩端的電壓極性將會反轉,變成左負右正,所以透過Q2的接地,可構成完整迴路,使電感有如一電流源般可以將電能供應至負載。

laiokane 2008-08-10 05:22 PM

經狼大解釋
小弟了解了
謝謝狼大


所有的時間均為GMT +8。 現在的時間是07:52 AM.

vBulletin Version 3.0.1
powered_by_vbulletin 2025。