你確定有把wikipedia裡的 CPU Cache那篇看完嗎? :cry:

講簡單一點的
就是Intel在分支預測技術導致L2的大小長這樣，當然u860111講的8way、2way也是原因之一...
而實際上就我的了解
目前AMD與INTEL在Cache 設計概念上已經是南轅北轍
詳細的狀況google找一下應該就有

另外
對於 CPU design部份 我比較熟的也僅止於
ALU與PLL，有幾分實力說幾分話 :ase

讓有實務的版友去補完吧 :)

正是時脉和製造工藝的緣故,使得Intel不得不增加PipeLine的數量. 這樣做的確可以很順利的提升CPU的時脉,但帶來的負面效果就是執行效率的低下跟功耗的增加. 這也就是爲什麽性能相近的 P4 跟Athlon 兩者之間的時脉跟髮熱量要相差很多的原因所在.

如果有興趣的話,大可以用Google搜索一下當年NorthWood核心的P4跟Athlon之間PipeLine之間數量的差距.

現在的Core2又回到了P3的問題解决方式, PipeLine的數量也降低了很多,從架構的角度來看,這樣做的缺點是沒辦法像當年P4那樣一個勁的提升時脉,但現在的製造工藝卻彌補了這個缺憾,加上優良的架構設計提昇了CPU的執行效率,成就了Core2的今天.

PS:爲什麽PipeLine數量過多會讓運行效能降低,這就要牽扯到 Branch Prediction了,一旦Branch Prediction 中的某一個過程失敗,整個過程就要重頭開始,PipeLine太長,自然消耗的時脉要多一些. 過多的時脉消耗在這上面,自然就會降低CPU的執行效能. 而PipeLine過長也會導致Branch Prediction 失敗可能性的增加.

Netburst是I老大在時脈等於效能的思考模式下的產物。結果搞出了only 時脈的笨蛋四系列。也讓AMD賺了不少。
如果說I老大推Netburst的缺點在哪裡，就是鐵齒的時間不夠久。至少也得抱著那個廢物Netburst直到完全失去市場主導為止。