唷..你的說法還真能變,看看你自己在14的"敘述"再比對你後來的"敘述"
mlc,tlc都能說成3d概念,然後又一個bit壞掉就一個block壞掉?
這跟3d flash又有何關係?你只是再越抹越黑而已=.=

反正我相信大家這串看下來應該很明白
這不是啥3d ic就ok了

我舉的例子始終如一
一開始我就說了, 增加NAND容量的方法有幾種
前三種是2D平面的NAND, 朝製程微縮跟MLC/TLC方向把容量做大
第四點的堆疊方式把容量做大, 這就是3D最初始的概念
我可沒說過MLC/TLC是3D吧!

再者, 一個Block含有一個failed bit
這個Block就只能被標記為Bad Block無法使用
3D NAND需要定義 8層~64層的 FG(Floating gate)
以及 一條串接的CG (Control Gate)
層數越多, 製程上的控制就更難, 有這麼難懂嗎?

再者, 標題一開始就有 3D / V-NAND
在這個領域工作的一看就知道
雖然我不能講, 但是我還是可以透露
我就是了解3D NAND, 而且比你想像中的懂更多, 就醬

3D IC沒有說一定要採用TSV技術才能叫3D IC吧
據我所知業界大都把採用立體(3D)堆疊技術生產出來的晶片統稱為3D IC
(包括前面有人所說的旺宏也是稱自己的3D NAND技術生產出來的晶片為3D IC)

像東芝也是稱自己的3D NAND生產技術"BiCS"為3D IC生產技術
http://electronics.wesrch.com/paper...-stacking#page1

我從沒說過用tsv做的才叫3d ic阿,而且實際上samsung的3d nand也需要tsv
而且做3d ic的方式本就不止tsv,還有更簡單的pop。

此外救我看你貼的ppt,他本身也將3d nand分在3d process integration,
而不是在3d chip stacking,僅有在最後結論冒出來一點說不管process integration
還是chip stacking都是3d ic,但在其他國內外的報告上,3d ic的定義都是不同的晶片
與基板,晶圓接合。坦白說我很懷疑你貼那個ppt的正確度,
a.報告上有誤基本上天天可見,更何況是這樣level的8頁報告(連封面)
說不定他報告完就被台下的人質疑process integration是3d ic嗎?
b.我懷疑是某些公司為了在資本市場上炒作題材,把自家產品連結上3d ic

而且你也看到前面回文的h兄寫著"3D IC 跟 3D NAND本來就不是同一件事"吧
要查3d ic多的是,
http://edm.itri.org.tw/enews/epaper/10110/e01.htm
http://www.fly-well.com.tw/apply_upload/Documents.pdf
http://goo.gl/70JNIK
http://goo.gl/LVFQ0h

3d nand跟一般所指的3d ic 跟本不同。

這樣不 gy 啊…
這樣算 gy 的話
那 nor 不就 gy 到靠北

來我們來看工研院的另一份資料

3D IC重點應用—記憶體堆疊
http://edm.itri.org.tw/enews/epaper/9802/d02.htm

咦 前述東芝 3D NAND技術BiCS做出來的在這一樣被歸類成3D ICㄟ

所以就這份資料來看產業界對3D IC沒你講得這麼狹隘
一定要是不同的晶片與基板,晶圓接合

不同的晶片、基板及晶圓接合
基本上只是最終目標
但這不表示不能達到這個目標前
所採用立體堆疊生產出來的晶片都不能稱為3D IC

通常nor都糾結在最後endurance的部份
倒是NAND常常還沒到endurance的階段就被刷掉了
就算是good die, 也很容易因為cycle時產生太多的BB而不能用
我想nor跟NAND GY的點是不一樣的

做3D NAND又比現在的NAND更GY了一點
真要做出來不知道要搞瘋多少工程師呢 :think:

你沒看清楚吧
toshiba那份其實是把bics歸類在process integration
而內容只有結論第一點說不管是process integration跟chip stacking都是3d
這根本不符合其他許多報告的定義。

原因我也在文中以a,b兩款分別陳述之。
而你在仔細去看工研院那篇吧,分明講的就是WSP(Wafer-Level Stack Process)
這樣還看不懂 :think:

等等 是你沒看清楚吧

你所說得WSP在這份報告中是指Samsung用於3D NAND堆疊的技術


而圖表中東芝所用的技術叫BICS

而且這份報告的名稱就叫做3D IC重點應用"記憶體堆疊"
文章裡所寫得也是關於單純的NAND及DRAM的堆疊技術
所以很明顯的單純的記憶體堆疊也是劃分在3D IC當中
這跟你講得甚麼"晶片與基板,晶圓接合"完全扯不上關係

既然3D IC的重點應用中有"記憶體立體堆疊"這項
那為何記憶體立體堆疊反過來不能稱為3D IC勒？

我只能在提醒你一次3D IC的"最終目的不是唯一解"

傻眼,你還是沒看懂圖跟內容...
1.toshiba用的bics是屬於process integration,而實際上3d ic內容
是chip stacking。你咬先弄懂這兩者間的差異。

2.他這邊的記憶體堆疊指的是chip的堆疊而不是process integration,
而且兩種也不互斥,以後為了更高儲存密度可以把3d nand做立體堆疊
這樣講你懂嗎?

3.我何時稱他為唯一解?3d ic達成的方式這麼多,即使是tsv也未必是最終解
關鍵在於是"ic內"的晶片堆疊還是"晶圓內"的堆疊

我建議你從最簡單的pop 3d ic看你就知道差異在哪了