是啊
不過考慮未來多線程軟體漸漸變多
可以考慮用剩下一半的面積(去除L3)把原來4核改成8核
或是加大L2增加單線程效能
ATHLON II 2XX 有些單線程軟體，同頻下跑得比 PH II 2,3,4 核還快

沒錯,把大面積的L3直接做成其他核心應該對多線程運算也很有優勢(尤其BOINC之類,提升幅度會非常可觀)
至於多線程下各核心間對記憶體頻寬的需求還要多加考慮.

無L3的設計有一個風險要考慮:
那差了這個L3 在L2全部為各核心獨享的設計下 就是要不要常從主記憶體搬資料的差異了
如果資料同質性很高 使用頻率也高(比如說Web伺服器)
那這個差距可能就是天與地的距離了

不過桌面環境嗎...在下覺得有無L3差異不高是真的

的確,所以多核心在可見的未來應該還是要靠L3來提升多工效能.
也許未來仍舊照現在Athlon II與Phenom II的分別,低階多核無L3,高階多核有L3

提到單核心的效能，bulldozer整數管線從K10的3管提升至4管，由此可見amd應該還是會繼續加強單線程性能，個人估計單線程整數效能應該比K10多個20~30%左右。

小弟覺得這部分問題可能對AMD來講不是難題

畢竟人家K8時L2就已經不是Shared了

多半已經有些心得了吧

一點淺見:ase.........

兩個一起回好了...
其實在下個人認為倒不能說是K10架構對L3/L2的依賴不深
以前在下的確是認為基於架構 K7以後的CPU對Cache大小不敏感
但是最近幾年在看過測試之後
越來越覺得應該說是AMD的Cache設計不良 效率實在不理想
所以有沒有對效能影響不如Intel深遠比較對
但是也不能說少了L3對效能無影響 或是AMD對這個問題處理已經有經驗
不然當初Barcelona B2 Stepping的TLB Bug就應該不會對效能有影響
甚至可能對效能衝擊太小而不會被發現
---------------------------------------------------------------
不過說真的 L3會設計到有時會比從主記憶體拉資料上來還慢也很神了