PCDVD數位科技討論區 - 現在的GPU 已經有內含 L1 甚或 L2 CACHE 了嘛?

PCDVD數位科技討論區 (https://www.pcdvd.com.tw/index.php)

- 顯示卡討論區 (https://www.pcdvd.com.tw/forumdisplay.php?f=8)

- - 現在的GPU 已經有內含 L1 甚或 L2 CACHE 了嘛? (https://www.pcdvd.com.tw/showthread.php?t=796488)

引用:

作者竹雲公子

這張圖是指8800GTX在執行3D運算時的架構

當8800GTX變成GPGPU的時候很多地方會關閉

例如：T&L等等(因為用不到)

而你圖中的L2也會被關閉

而材質快取的部份就會變成Parallel Data Cache(也就是類似L1的功能)

引用pcper的圖片(pcper應該也是引用nVidia的文件)
http://www.pcper.com/images/reviews/319/cuda_06.jpg

http://www.pcper.com/images/reviews/319/cuda_07.jpg

從這兩張圖中可以看出...

ALU的資料進出Parallel Data Cache後再下去就只能到DRAM

並沒有L2的部份

不過這些還是真的要請有研究的大大出來解釋...

畢竟我不是專精在此and這些是我一年多前看的資料,可能有錯

老話一句～有錯請鞭 :ase

上面提到的Parallel Processing ,我覺得跟傳統CPU不太相同
比較接近像Cell的SPE那種Co-Processer 的架構
不過像L1,L2這種東西不過就是所謂Level1 level2 cache
並非是專為CPU所設的專有名詞
圖中的Parallel Data Cache跟原本的MIMD運算單元共用的L2 Tex Cache的定位是一樣的,只不過是從原本的材質快取變成存放C編譯資料的快取而已
然後每個ALU也還有自己專屬的快取可用也就是原來的L1 Tex Cache,以GPGPU運作時
定位仍然不變,所以並沒有所謂的從圖形運算的L2快取變成GPGPU的L1快取這種事

我還有一個小疑問,
以N社為例,
GPU製程從 110nm 進步到 50 nm 上下,
但它的時脈並無顯著上升,
照理說GPU 的指令應該比CISC 的CPU單純很多,
(所以現在的執行單元可以塞很多個),
它時脈拉升的速度似乎太慢了點, 理由為何呢?
:p
.

引用:

作者IceBar

從G80開始,GPU的Shader時脈不是有很大的提升了嗎?
然後啊!現在所謂的x86架構,內部早已經是RISC的設計了
只是經由轉碼器讓它可以接受CISC的指令罷了
再來你沒有聽過管線化的設計嗎?
這就是CPU提高時脈的手段之一啊!

引用:

作者Kaili

請教一下，現行的CPU指令架構不還是CISC嗎... :shock:

引用:

作者a9000220102

請教一下，現行的CPU指令架構不還是CISC嗎... :shock:

已經不是了!! 嚴格來說,instruction decode部份早已經使用RISC
的hardware decode的技術, 如果還硬是要稱這種架構為CISC
那是有欠公道的!! 難道說稱之為CISC一定要用慢慢的ROM將micro code
給Load出來才能稱之為CISC嗎??

再說下去,恐怕扯都扯不完!! 沒意義的....

還不如好好去瞭解一下當初的歷史故事,為何會有CISC架構及RISC架構!!

我只能說,拜科技進步之賜,半導體製程進步,才能將這些技術予以融合
放入x86 CPU裡面去!! 不然早期的半導體技術是放不進去這麼多的
電晶體 !!

引用:

作者IceBar

因為不管是電晶體的量、耗電量還是溫度在同樣的歲月中都比CPU爬升的還要快