PCDVD數位科技討論區

PCDVD數位科技討論區 (https://www.pcdvd.com.tw/index.php)
-   系統組件 (https://www.pcdvd.com.tw/forumdisplay.php?f=19)
-   -   AMD公佈新一代理器K8L細節 (https://www.pcdvd.com.tw/showthread.php?t=621122)

alience 2006-05-17 06:22 PM

引用:
作者艾克萊爾
之前AMD不是才得到某項技術授權,可以把快取在同容量下縮至1/5大小嗎?
希望有用上~ :p


你說的是Z-ram吧
那應該只能用在L3上

futureli 2006-05-17 06:32 PM

引用:
作者alience
L2 cache看起來小應該是65nm縮小電晶體的關係吧@@
90nm的Rev.F x2 die size是220平方釐米
2x1MB的L2 cache只有77平方釐米
至於dedicated或是shared
dedicated應該是好做,balance不佳,
shared反而複雜,但balance佳
可是到4core或是更多core時share應該會出現L2頻寬上的瓶頸
因為L2頻寬也是share
除非L2頻寬一直加上去
且4core以上要做share cache的control unit應該比dedicated複雜多了
看不出AMD浪費在哪裡


上面的寫的滿清楚的啊! 關鍵就在可以用二層的時候為什麼要用三層的快取。
我想 AMD 概念上大概是用兩組雙核再加一個 shared 的 L3 去做,才變成你形容的樣子。
可以用二層解決不用而得用三層,那就是一種浪費。所以樓上的才說可能得重新再設計成二層的架構比較好啊。

ccc123456 2006-05-17 06:57 PM

k8原生設計就用了5年,現在就只在小細節上變來變去
這樣效能會提昇多少?....還是砍掉重練換k10好了

opulent 2006-05-17 06:59 PM

K8L Die Size跟 Conroe幾乎一樣大,但是頻率會到多少是個問題

alience 2006-05-17 07:00 PM

引用:
作者futureli
上面的寫的滿清楚的啊! 關鍵就在可以用二層的時候為什麼要用三層的快取。
我想 AMD 概念上大概是用兩組雙核再加一個 shared 的 L3 去做,才變成你形容的樣子。
可以用二層解決不用而得用三層,那就是一種浪費。所以樓上的才說可能得重新再設計成二層的架構比較好啊。


哇勒
不是這個樣子吧
4核使用share L3跟兩組雙核加share L3有啥關係
應該是看成四個用cross-bar互連的單核加上share L3
還有可做兩層為何要做三層
你可以去問問IBM,intel
為什麼他們之後要發表的Power6或是Itanic 2(IA-64)
都是用dedicated cache再加上share L3
這不是浪費嗎??
我之前都說的很清楚了
dedicated和share是有trde-off的
怎麼很多人老是看到intel用什麼就覺得什麼最好哩??

alience 2006-05-17 07:02 PM

引用:
作者opulent
K8L Die Size跟 Conroe幾乎一樣大,但是頻率會到多少是個問題


你說的k8L是四核還是雙核
四核跟雙核一樣使用65nm,die size一樣大
我想AMD還沒這麼厲害

opulent 2006-05-17 07:08 PM

引用:
作者alience
你說的k8L是四核還是雙核
四核跟雙核一樣使用65nm,die size一樣大
我想AMD還沒這麼厲害


K8L : 150mm2
Conroe: 140mm2

艾克萊爾 2006-05-17 07:10 PM

引用:
作者alience
你說的k8L是四核還是雙核
四核跟雙核一樣使用65nm,die size一樣大
我想AMD還沒這麼厲害



K8-L 的"L"就是指4核

如果雙核就是X2系列,還蠻好記的阿 :confused:

mywang 2006-05-17 07:19 PM

不至於吧
雖然上面圖片只有幾句話,但是微處理器架構要改很多呢
這樣子的改變甚至比K7到K8還來得大
K8L看來不只是一顆TWEAKED K8而已

引用:
作者ccc123456
k8原生設計就用了5年,現在就只在小細節上變來變去
這樣效能會提昇多少?....還是砍掉重練換k10好了

sutl 2006-05-17 08:00 PM

引用:
作者alience
L2 cache看起來小應該是65nm縮小電晶體的關係吧@@
90nm的Rev.F x2 die size是220平方釐米
2x1MB的L2 cache只有77平方釐米
至於dedicated或是shared
dedicated應該是好做,balance不佳,
shared反而複雜,但balance佳
可是到4core或是更多core時share應該會出現L2頻寬上的瓶頸
因為L2頻寬也是share
除非L2頻寬一直加上去
且4core以上要做share cache的control unit應該比dedicated複雜多了
看不出AMD浪費在哪裡

首先,看這種放大圖怎麼可能知道真實面積 :p

我講的是大小比例,以前K8的L2面積比核心還大,現在比核心小那麼多,當然是因為L2縮小了啊。

至於快取頻寬share的問題,我想至少比記憶體頻寬被share好多了。

以前intel雙CPU主機板(例如440BX)共用一個北橋頻寬,那才真的是災難 :laugh:

分享式設計的優點在百核心這個想法下是有利的,因為每個核心都很小,同樣的面積可以塞入更多核心,在多線序軟體的支援下,或許L2頻寬被瓜分的缺點不會那麼明顯。

反正目前intel的想法是盡量塞核心,何時會達到性能瓶頸,大家等著看 :flash:


所有的時間均為GMT +8。 現在的時間是12:41 AM.

vBulletin Version 3.0.1
powered_by_vbulletin 2025。